2.2 语音播放程序设计

　　SPCE061A的D/A转换通道的硬件实现大致有两种方式，一种是直接采用数/模转换器DAC方式，另一种是采用脉宽调制PWM驱动方式。SPCE061A音频输出的结构就是由两个DAC通道或一个PWM驱动通道构成。这两种实现方式实质都为数/模转换，都是将数字信号转换为电流模拟信号输出。SPCE061A的音频输出采用双通道模/数转换方式，即数字信号通过10位DAC转换成3mA驱动的电流模拟信号输出。语音提示输出直接采用DAC通道，经信号放大后，由扬声器输出。语音播放流程图如图4所示。

2.3 CPLD程序设计

　　VerilogHDL语言是硬件描述语言，是描述硬件电路的功能、信号连接关系及定时关系的语言,通过语言编程来表示逻辑器件及系统的功能和行为。其具有设计技术齐全、方法灵活、支持广泛、硬件描述能力强、与器件工艺无关、易于共享和复用等优点。与VHDL相比，VerilogHDL是一种非常容易掌握的硬件描述语言，而掌握VHDL设计技术就比较困难。故采用VerilogHDL语言来设计接口电路，能充分利用VerilogHDL语言在系统级硬件描述上的优点。

　　CPLD实现两个多路选择器和一个键盘扫描电路功能。程序各端口功能如表1所示。datain1由datain1[0]......datain1[17] 18位输入端口组成，分为6组，每组3个端口。rs由rs[0]、rs[1]、rs[2]3位端口组成，最多可以表示8个2进制数（本设计用到其中的6个)来表示端口选择位。dataout1由 dataout1[0]、dataout1[1]、dataout1[2]3位组成，表示输出端口。datain1、dataout1、rs组成一个多路选择器，实现选择输入功能，rs的值决定选择datain1的哪一组信号送给dataout1，由dataout1输出。datain2由datain2[0]、 datain2[1]组成，表示输入端口。dataout2由dataout2[0]......dataout2[11]12位输出端口组成，分成6组，每组2位。同理，datain2、 dataout2、rs组成另一个多路选择器，实现选择输出功能，rs的值决定选择datain2的2位信号从dataout2的哪一组输出。rt为控制脉冲，当为上升沿时实现选择输入功能，当为下降沿时实现选择输出功能。datain3为16位按键输入口（低电平有效），每位代表一个按键。dataout3为4位按键值输出端口，当有按键按下时，经CPLD内部状态发生改变，按键弹起后，内部状态经CPLD自动处理转化为相应的键值从dataout3输出（高电平有效）。如当datain3位为1111111111111101时，表示2号键按下，dataout3将输出0010，表示按键值为2。

3 CPLD仿真

　　从最初的电路设计思想到QuartusII的波形仿真、再到CPLD的芯片编程结束,开发设计流程图如图5所示。

　　在QuartusII 平台上,对VerilogHDL程序编译后，用Simulator对之进行时序仿真,得到如图6所示的结果。

　　4 李小波，孙志勇，刘春生.基于CPLD和单片机的低频信号源设计.仪器技术与传感器， 2005;（11）：46～49